クロックジッタが与えるADCの有効分解能について

ADCにはサンプリングするクロックが存在します。

ADCが正弦波の信号をサンプリングするとき、クロックのタイミングが毎回同じであれば、サンプリング定理を満たしている限り、アナログからデジタルに変換した結果は歪のない正弦波となります。

しかし、ジッタによって、クロックのタイミングがブレてしまうと、ADCの入力信号は歪のない正弦波であるにも関わらず、デジタル変換した結果が歪のある正弦波となってしまいます。

既知のジッタ時間Tjと信号の周波数fを使用して、ワーストケースのSNR(SN比のこと)を算出します。

ワーストケースのSNRはとなります。

最もジッタの影響を受けやすいのは、信号が最大の傾きの時なので、入力信号を微分して、最大の傾きを算出した値にジッタ時間をかけた値がノイズNになりますを

例えば、入力信号がであれば、信号ゼロクロス時が最大の傾きなので、

を微分して得られたにt=0を代入して、最大の傾きを得ます。その傾きにジッタ時間tjをかければノイズNになります。

ワーストケースのSNRはなので、入力信号の周波数が高く、ジッタ時間が長いほど、SNRは大きくなります。

視覚的には下記になります。sin(ωt)とその周波数が10倍高いsin(10ωt)を用意した時、当然といえば当然であるが、sin(10ωt)のほうがノイズが大きいことが分かります。

ADCの分解能とジッタ時間によるSNRを下記に示します。

ADCの分解能が16bit、入力信号の周波数が2MHzで、ADCの1LSBまで正しく使用したい場合は、クロックジッタの許容値は1ps以下であることが求められます。ただし、ジッタに対する要求値が案外厳しそうに思えますが、ジッタ時間によるSNRはワーストケースで考えられているため、ジッタの分布頻度や入力信号の緩やかな傾き部分を考慮した上、ひずみ率で考えて目を瞑ることを考えると、ジッタに対する要求値は緩和されます。

また、ADCの下位2,3ビット程度はおまけと言われています。もし使用したいのであれば、ソフトで十分に平均化する必要があるでしょう。